项目名称 | 采集处理模块 | 项目编号 | BUAAJJ****** |
---|---|---|---|
公示开始日期 | 2025-07-30 13:38:38 | 公示截止日期 | 2025-08-03 00:00:00 |
采购单位 | ******大学 | 交货时间要求 | 签约后3工作日 |
联系人 | 中标后在我参与的项目中查看 | 联系电话 | 中标后在我参与的项目中查看 |
预算 | ¥ 155,000 | ||
供应商资质要求 |
符合《政府采购法》第二十二条规定的供应商基本条件
|
||
收货地址 | ******学院路37号新主楼 |
采购物品 | 采购数量 | 计量单位 | 所属分类 |
---|---|---|---|
采集处理模块 | 1 | 块 |
品牌 | / | ||
---|---|---|---|
规格型号 | / | ||
预算 | ¥ 155,000 | ||
技术参数 | 1.板型要求:1)风冷架构(工作温度-20℃~+50℃);2)标准化要求:满足6U OPEN VPX标准VITA48和VITA67.2(可沟通); 2.ADC要求:1)ADC通道数:8路;2)ADC采样速率:≥2.4GSPS;3)ADC有效位数:≥9bit;4)输入信号频率:1.3GHz~2.3GHz;5)无杂散动态范围:≥45dBc; 3.通道同步要求:支持板内8通道同步; 4.FPGA要求:1)型号:RFSOC XCZU28DR;2)SRIO接口(连DSP):2x@5Gbps以上;3)高速串行接口(背板):至少12对,最好16对以上,线速率10Gbps以上;4)2路422(背板); 5.DSP要求:1)型号:TI C6678;2)背板千兆网口(FPGA PL);3)数量:≥1片。 6.接口要求1)模拟输出接口:8路;2)采样时钟输入:1路,频率为2.4GHz,功率(5±2)dBm;3)其它接口待定。 |
||
售后服务 |
******大学
2025-07-30 13:38:38
我要报价